《科创板日报》10月27日讯（编辑 宋子乔） 过去八年，先进制程的逻辑电路一直在按部就班地缩小，但芯片里另一块关键区域——缓存，却几乎原地踏步。这一局面有望在2028年被打破。

据台湾电子时报报道，停滞约8年后，台积电SRAM微缩技术有望迎来突破。台积电计划在2028年量产的A14工艺上，将高密度6T SRAM位单元面积缩小至0.017平方微米以下，降幅超过19%。这将是自2020年N5量产以来，台积电SRAM单元尺寸的首次实质性缩减。

SRAM是芯片内置高速缓存的核心单元，AI大算力芯片、旗舰手机SoC对片上缓存容量需求持续走高，SRAM单元尺寸直接决定单颗芯片可集成的缓存规模。行业内主流采用6T结构SRAM，依靠六颗晶体管存储1比特数据，相比逻辑晶体管，SRAM微缩难度更高，长期成为先进制程密度提升的瓶颈。

回顾台积电高密度6TSRAM位单元面积的演进轨迹：16nm时代约为0.074平方微米，10nm缩小至约0.042，7nm进一步降至约0.027，N5（5nm）达到约0.021平方微米。2020年N5量产，后续N3、N2节点持续迭代，逻辑晶体管依托FinFET、GAA纳米片结构持续拿到性能、密度红利，但SRAM单元尺寸几乎没有变化。也就是说，连续两代先进制程迭代，芯片缓存密度没能同步提升，制约了大缓存芯片的设计空间。

后果是缓存日益占据先进芯片更大的面积比例。对于AI加速器这类需要频繁搬运海量数据的芯片而言，缓存不足意味着必须更频繁地访问外部内存，即便原始算力提升，整体性能也会被拖累。

A14是台积电第二代纳米片平台，定位N2之后的完整升级节点，采用NanoFlex Pro标准单元架构，主攻AI、高性能计算与高端移动芯片市场。

SRAM同步微缩，意味着A14芯片不仅逻辑算力更强，片上缓存容量也能同步放大，契合AI芯片对大容量高速缓存的刚需。

根据台积电提交给2026年12月IEDM（国际电子器件会议）的论文摘要，A14平台将展示“全球最小SRAM单元”，尺寸低于0.017平方微米，并实现迄今最高的SRAM宏密度。按已披露数据，这一单元面积有望领先英特尔18A工艺——后者公布的高密度SRAM单元面积为0.021平方微米。

除SRAM优化外，整套工艺相比N2可实现10%-15%性能提升，或同等速度下功耗下降25%-30%，整体逻辑密度提升20%以上，SRAM密度提升约19%。

需要指出的是，单元面积缩小并不等同于完整缓存密度的同比提升。SRAM宏中还包含译码器、读出放大器等外围电路，实际密度增益取决于这些辅助电路能否同步缩减。

时间表方面，A14目前处于试产阶段，用于评估节点可行性并让客户检验设计表现。若进展顺利，风险试产将于2027年启动，2028年进入大批量生产。由于早期推进顺利，时间表存在提前数个月的可能，但台积电尚未正式确认加速。